

ΑΙΟΛΟΓΗΣΗ ΨΗΦΙΑΚΩΝ ΗΛΕΚΤΡΟΝΙΚΩΝ Γ΄ ΕΤΟΥΣ Α΄ ΤΕΤΡΑΜΗΝΟ

ΛΥΣΕΙΣ

ΤΜΗΜΑ : .....

ΗΜΕΡΑ : .....


ΟΝΟΜΑ: .....

1. Να αναφέρετε τρία πλεονεκτήματα τη λογικής οικογένειας CMOS σε σχέση με την οικογένεια TTL. (1 Μον.)


*Δύο από τα πιο κάτω πλεονεκτήματα:*

- Μικρή κατανάλωση ισχύος
- Μεγάλη κλιμακα ολοκλήρωσης
- Μεγάλο περιθώριο θορύβου
- Εύκολη και φτηνή κατασκευή
- Μεγάλη ικανότητα οδήγησης

2. Στο σχήμα δίνονται τα χρονικά διαγράμματα εισόδου JK Φλιπ Φλοπ με σύγχρονη και ασύγχρονη λειτουργία το οποίο διεγείρεται στα θετικά μέτωπα των παλμών του CLK. Να σχεδιάσετε το χρονικό διάγραμμα της εξόδου Q του Φλιπ Φλοπ. Αρχικά το Φλιπ φλοπ βρίσκεται στη κατάσταση RESET (1 Μον.).



3. Δίνεται το κύκλωμα του σχήματος 1 με το IC555. Δίνονται επίσης οι τύποι υπολογισμού της περιόδου και του χρόνου που παραμένει «High» το σήμα εξόδου. Να απαντήσετε στα ερωτήματα που ακολουθούν. (2 Μον.).



$$T = 0,693(R_1 + 2R_2)C$$

$$t_H = 0,693(R_1 + R_2)C$$

- α. Ποια λειτουργία εκτελεί το κύκλωμα (Πως ονομάζεται);

*Κύκλωμα ασταθούς πολύδονητή*

- β. Να υπολογίσετε την συχνότητα του σήματος εξόδου.

$$T = 0,693(R_1 + 2R_2)C = 0,693 \cdot 15 \cdot 10^3 \cdot 2 \cdot 10^{-6} = 20,79 \cdot 10^{-3} = 20,79 \text{ms}$$


$$f = 1/T = (1/20,79) \text{kHz} = 48 \text{MHz}$$

- γ. Να υπολογίσετε τον κύκλο δράσης του σήματος εξόδου

$$t_H = 0,693(R_1 + R_2)C = 0,693 \cdot 9 \cdot 10^3 \cdot 2 \cdot 10^{-6} = 12,474 \text{ms}$$

$$d = t_H/T = 12,474/20,79 \cdot 100\% = 60\%$$

- δ. Να σχεδιάσετε το χρονικό διάγραμμα εξόδου.




4. Στο σχήμα δίνεται το κύκλωμα ασύγχρονου απαριθμητή,. Να απαντήσετε στις ερωτήσεις που ακολουθούν. (2 Μον.)

## Β΄ ΤΕΣΕΚ ΓΡΗΓΟΡΗΣ ΑΥΞΕΝΤΙΟΥ ΛΕΜΕΣΟΥ


α. Να υπολογίσετε το μέτρο του απαριθμητή.

$$\text{Mod} = 2^v = 2^3 = 8$$

β. Να σχεδιάσετε στο κύκλωμα τις απαραίτητες μετατροπές ώστε αυτό να έχει μέτρο 5 (Mod 5).



γ. Να σχεδιάσετε τα χρονικά διαγράμματα των τριών εξόδου του απαριθμητή με μέτρο 5




δ. Ο χρόνος καθυστέρησης κάθε Φλιπ Φλοπ του απαριθμητή είναι 20 ns. Να υπολογίσετε τη μέγιστη συχνότητα του ωρολογίου CLK.

$$f_{max} = 1/(v \cdot t_p) = 1/(3 \cdot 20 \cdot 10^{-9}) = 16,6 \text{ GHz}$$

5. Δίνεται το JK Φλιπ Φλοπ του σχήματος. Να απαντήσετε στις ερωτήσεις που ακολουθούν. (3 Μον.)

α. Να σχεδιάσετε το λογικό κύκλωμα σύγχρονου δυαδικού απαριθμητή 4-bit που μετρά προς τα κάτω.




β. Με ποιο τρόπο θα μπορούσατε να μετατρέψετε το κύκλωμα του ερωτήματος (α) σε σύγχρονο απαριθμητή που μετρά προς τα πάνω;

*Για να μετρά προς τα πάνω πρέπει να χρησιμοποιήσω την έξοδο Q κάθε φλιπ φλοπ για να το συνδέσω με τις εισόδους JK του επόμενου φλιπ φλόπ, με τον ίδιο ακριβώς τρόπο που φαίνεται στο σχήμα αντί με την έξοδο  $\bar{Q}$ .*

γ. Αν η συχνότητα των ωρολογιακών παλμών (CLK) είναι 2 MHz, να υπολογίσετε τη συχνότητα των παλμών στην έξοδο Q<sub>3</sub> του τελευταίου Φλιπ Φλοπ του κυκλώματος.

$$f_{Q3} = f_{CLK}/N = 2/5\text{MHz} = 400\text{KHz}$$

6. (α) Με τη χρήση του D Φλιπ Φλοπ του σχήματος, να σχεδιάσετε έναν καταχωρητή 4 bit με διαδοχική είσοδο και παράλληλη έξοδο. (3 Μον.)




(β) Να υπολογίσετε τον συνολικό χρόνο που θα χρειαστεί για να αποθηκευτεί μια πληροφορία 4-bit στον καταχωρητή αν η συχνότητα των παλμών του ωρολογίου (CLK) είναι 10MHz.

$$\Sigma t = 4T = 4/f = 4/10 \cdot 10^6 = 400\text{ns}$$

(γ) Να αναφέρετε τρεις χρήσεις του κυκλώματος που σχεδιάσατε.

- i. Καταχωρητής – Προσωρινή αποθήκευση 4-bit
- ii. Κύκλωμα δημιουργίας χρονικής καθυστέρησης
- iii. Κύκλωμα μετατροπής σειριακού σήματος σε παράλληλο

7. (2 Μον.) (α) Να μετατρέψετε το πιο κάτω κύκλωμα σε απαριθμητή Τζόνσον (Johnson) 4-bit.



(β) Αν η συχνότητα ( $f_{CLK}$ ) του ωρολογίου κυκλώματος απαριθμητή Τζόνσον (Johnson) 4-bit είναι 2 MHz. Να υπολογίσετε τη συχνότητα των παλμών στην έξοδο του κάθε Φλιπ Φλοπ του απαριθμητή.

$$f_Q = f_{CLK}/(2 \cdot N) = 2/8 \text{ MHz} = 250 \text{ KHz}$$


(γ) Πόσες διαφορετικές τιμές μπορεί να πάρει ο απαριθμητής Johnson 4-bit;

*2\*N = 8 διαφορετικές καταστάσεις στην έξοδο του*

(δ) Να συμπληρώσετε τον πίνακα λειτουργίας του απαριθμητή Τζόνσον 4-bit, στον οποίο να φαίνονται όλες οι λογικές καταστάσεις που λαμβάνει. Η αρχική λογική κατάσταση των εξόδων του απαριθμητή Τζόνσον είναι η κατάσταση 0000. Να συμπληρώσετε τον πίνακα αληθείας του απαριθμητή Johnson 4-bit ο οποίος έχει αρχική κατάσταση 0000

Παλμός Χρονισμού	$Q_0$	$Q_1$	$Q_2$	$Q_3$
0	0	0	0	0
1	1	0	0	0
2	1	1	0	0
3	1	1	1	0
4	1	1	1	1
5	0	1	1	1
6	0	0	1	1
7	0	0	0	1

8. Στο σχήμα δίνεται το χρονικό διάγραμμα εισόδου επαναδιεγερόμενου μονοσταθί πολυδονητή, ο οποίος διεγείρεται στα θετικά μέτωπα των παλμών διέγερσης και έχει χρόνο βολής 400 ms. Η σταθερή κατάσταση του μονοσταθί πολυδονητή είναι η λογική κατάσταση 0. Να σχεδιάσετε το χρονικό διάγραμμα της εξόδου Q του πολυδονητή κάτω από το χρονικό διάγραμμα των παλμών διέγερσης. (2 Μον.)



9. Δίνεται το κύκλωμα σκανδάλης Σμιτ και το σήμα εισόδου. Ζητούνται : (2 Μον.)

α. Να υπολογίσετε την τιμή της αντίστασης  $R_2$ , όταν η υστέρηση είναι 2V

$$U_S = U_H - U_L = (E_H - E_L) * R_1 / (R_1 + R_2) \Rightarrow U_S * (R_1 + R_2) = (E_H - E_L) * R_1$$



$$\Rightarrow 4 + 2 * R_2 = 10 \Rightarrow R_2 = 3k\Omega$$

β. Να υπολογίσετε τις δυο τάσεις κατωφλίου.

$$U_H = E_H * R_1 / (R_1 + R_2) = 2V$$

$$U_L = E_L * R_1 / (R_1 + R_2) = 0V$$

γ. Να σχεδιάσετε το σήμα εξόδου.



10. (α) Με ποιο τρόπο μπορούμε να μετατρέψουμε ένα απαριθμητή Τζόνσον σε κυκλικό απαριθμητή; (1 Μον.)

*Να αφαιρέσουμε την πύλη NOT που συνδέει την έξοδο Q του τελευταίου φλιπ φλοπ με την είσοδο D του πρώτου φλιπ φλοπ και να φορτώσουμε μια κωδική λέξη με 1 μόνο λογικό «1»*

- (β) Να υπολογίσετε την συχνότητα ενός κυκλικού απαριθμητή 8-bit αν η συχνότητα του ωρολογίου CLK είναι 160 MHz. (1 Μον.)

$$f = f_{CLK}/N = 160/8 \text{ MHz} = 20\text{MHz}$$

.....