




ΘΗΨ3 Ψηφιακά Ηλεκτρονικά




Αποκωδικοποιητές (4)



Αποκωδικοποίηση:

Εννοούμε την αντιστροφή της διαδικασίας της κωδικοποίησης


Σ
Υ
Ν
Ο
Λ
Ο
Β



ASCII - Binary Conversion Chart			Σύνολο A		
ASCII	Hex	Binary	ASCII	Hex	Binary
@	40	01000000	`	60	01100000
A	41	01000001	a	61	01100001
B	42	01000010	b	62	01100010
C	43	01000011	c	63	01100011
D	44	01000100	d	64	01100100
E	45	01000101	e	65	01100101
F	46	01000110	f	66	01100110
G	47	01000111	g	67	01100111
H	48	01001000	h	68	01101000
I	49	01001001	i	69	01101001
J	4A	01001010	j	6A	01101010
K	4B	01001011	k	6B	01101011
L	4C	01001100	l	6C	01101100
M	4D	01001101	m	6D	01101101
N	4E	01001110	n	6E	01101110
O	4F	01001111	o	6F	01101111
P	50	01010000	p	70	01110000
Q	51	01010001	q	71	01110001
R	52	01010010	r	72	01110010
S	53	01010011	s	73	01110011
T	54	01010100	t	74	01110100

Αποκωδικοποιητές (Decoders)

Λογικό σύμβολο αποκωδικοποιητή με N - εισόδους και M - εξόδους.



$$M_{\max} = 2^N$$

Χαρακτηριστικά αποκωδικοποιητή:

- ❑ Στην είσοδο του αποκωδικοποιητή παρουσιάζονται διάφοροι κώδικες, δηλαδή συνδυασμοί λογικών καταστάσεων 0 και 1.
- ❑ Σε κάθε κώδικα που παρουσιάζεται στην είσοδο του αποκωδικοποιητή ενεργοποιείται μόνο μια έξοδος που αντιπροσωπεύει τον κώδικα εισόδου.

Αποκωδικοποιητές (Decoders)

- Ο μέγιστος αριθμός εξόδων του αποκωδικοποιητή είναι:

$$M_{\max} = 2^N$$

- Οι είσοδοι και οι έξοδοι του αποκωδικοποιητή μπορούν να είναι ενεργές σε ψηλό επίπεδο τάσης (active high) ή σε χαμηλό επίπεδο τάσης (active low). Αυτό φαίνεται στον συμβολισμό των εισόδων και εξόδων.

Αποκωδικοποιητής 2-Bit σε 4 Γραμμές

- Έχει 2 εισόδους
- Ο μέγιστος αριθμός εξόδων του είναι $M = 2^2 = 4$
- Τον συναντάμε με ενεργούς εξόδους στο λογικό 1 ή στο λογικό 0

Σύμβολο αποκωδικοποιητή

(α) με τις εξόδους ενεργούς στο λογικό 1

(β) με τις εξόδους ενεργούς στο λογικό 0



Αποκωδικοποιητής 2-bit με τις εξόδους ενεργούς στο λογικό 1

(α) Πίνακας αληθείας

Είσοδοι		Έξοδοι			
A ₁	A ₀	Y ₀	Y ₁	Y ₂	Y ₃
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

Αποκωδικοποιητής 2-bit με τις εξόδους ενεργούς στο λογικό 0

(α) Πίνακας αληθείας

Είσοδοι		Έξοδοι			
A ₁	A ₀	Y ₀	Y ₁	Y ₂	Y ₃
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	0


(β) Λογικές εξισώσεις **Συγκρίνετε τα λογικά κυκλώματα. Τι παρατηρείτε;** ό κύκλωμα

$$Y_0 = \bar{A}_1 \bar{A}_0$$

$$Y_1 = \bar{A}_1 A_0$$

$$Y_2 = A_1 \bar{A}_0$$

$$Y_3 = A_1 A_0$$




$$Y_0 = A_1 + A_0 = \bar{\bar{A}_1} \bar{\bar{A}_0}$$

$$Y_1 = A_1 + \bar{A}_0 = \bar{\bar{A}_1} \bar{A_0}$$


$$Y_2 = \bar{A}_1 + A_0 = \bar{A_1} \bar{\bar{A}_0}$$

$$Y_3 = \bar{A}_1 + \bar{A}_0 = \bar{A_1} \bar{A_0}$$



Αποκωδικοποιητής από τον κώδικα BCD στο Δεκαδικό

Έχει 4 γραμμές εισόδου και 10 γραμμές εξόδου γι' αυτό και ονομάζεται αποκωδικοποιητής 4 bit σε 10 γραμμές.



Πίνακας αληθείας του αποκωδικοποιητή

Είσοδοι				Εξοδοι									
A ₃	A ₂	A ₁	A ₀	Y ₀	Y ₁	Y ₂	Y ₃	Y ₄	Y ₅	Y ₆	Y ₇	Y ₈	Y ₉
0	0	0	0	1	0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0	0	0	0	0	0	0
0	0	1	1	0	0	0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0	1	0	0	0	0	0
0	1	0	1	0	0	0	0	0	1	0	0	0	0
0	1	1	0	0	0	0	0	0	0	1	0	0	0
0	1	1	1	0	0	0	0	0	0	0	1	0	0
1	0	0	0	0	0	0	0	0	0	0	0	1	0
1	0	0	1	0	0	0	0	0	0	0	0	0	1

Λογικές εξισώσεις που γράφονται από τον πίνακα αληθείας.

$$Y_0 = \bar{A}_3 \bar{A}_2 \bar{A}_1 \bar{A}_0$$

$$Y_1 = \bar{A}_3 \bar{A}_2 \bar{A}_1 A_0$$

$$Y_2 = \bar{A}_3 \bar{A}_2 A_1 \bar{A}_0$$

$$Y_3 = \bar{A}_3 \bar{A}_2 A_1 A_0$$

$$Y_4 = \bar{A}_3 A_2 \bar{A}_1 \bar{A}_0$$

$$Y_5 = \bar{A}_3 A_2 \bar{A}_1 A_0$$


$$Y_6 = \bar{A}_3 A_2 A_1 \bar{A}_0$$

$$Y_7 = \bar{A}_3 A_2 A_1 A_0$$

$$Y_8 = A_3 \bar{A}_2 \bar{A}_1 \bar{A}_0$$


$$Y_9 = A_3 \bar{A}_2 \bar{A}_1 A_0$$

Λογικό κύκλωμα αποκωδικοποιητή BCD/DEC με τις εξόδους ενεργούς στο λογικό 1




Αποκωδικοποιητής BCD/DEC με τις εξόδους ενεργούς στο λογικό 0

Σύμβολο αποκωδικοποιητή BCD/DEC με τις εξόδους ενεργούς στο λογικό 0





Προέκυψε με Αντικατάσταση των πυλών AND του προηγούμενου κυκλώματος με πύλες NAND



Σύμβολο, Πίνακας αληθείας, Λογικές εξισώσεις εξόδων και λογικό κύκλωμα αποκωδικοποιητή 3-bit σε 8 γραμμές

C	B	A	D0	D1	D2	D3	D4	D5	D6	D7
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1




$$\begin{aligned}
 D0 &= \bar{C} \cdot \bar{B} \cdot \bar{A} \\
 D1 &= \bar{C} \cdot \bar{B} \cdot A \\
 D2 &= \bar{C} \cdot B \cdot \bar{A} \\
 D3 &= \bar{C} \cdot B \cdot A \\
 D4 &= C \cdot \bar{B} \cdot \bar{A} \\
 D5 &= C \cdot \bar{B} \cdot A \\
 D6 &= C \cdot B \cdot \bar{A} \\
 D7 &= C \cdot B \cdot A
 \end{aligned}$$

Οι λογικές εξισώσεις που γράφονται από τον πίνακα αληθείας **είναι το σύνολο των ελαχίστων όρων** (Όλα τα γινόμενα των εισόδων με ή χωρίς συμπλήρωμα).

Υλοποίηση συνδυαστικών κυκλωμάτων με αποκωδικοποιητές

Εφόσον κάθε λογική συνάρτηση μπορεί να εκφραστεί υπό την μορφή αθροίσματος ελαχίστων όρων, κάθε συνδυαστικό κύκλωμα n εισόδων και m εξόδων μπορεί να υλοποιηθεί με ένα αποκωδικοποιητή $n \times 2^n$ και m πύλες OR που θα αθροίζουν τις εξόδους του αποκωδικοποιητή που αντιστοιχούν στους ελάχιστους όρους που η συνάρτηση έχει τιμή 1.

Πχ. Να υλοποιηθεί με ένα αποκωδικοποιητή και πύλες OR το συνδυαστικό κύκλωμα με τις ακόλουθες συναρτήσεις εξόδου:



Υλοποίηση συνδυαστικών κυκλωμάτων με αποκωδικοποιητές

Πχ2. Να σχεδιασθεί με τη βοήθεια ενός αποκωδικοποιητή και μιας πύλης OR, ένα συνδυαστικό κύκλωμα τριών εισόδων A, B, C και μιας εξόδου Y, που θα δίνει "1" στην έξοδό του όταν όλες οι είσοδοι είναι ίσες μεταξύ τους


Πίνακας Αληθείας

A	B	C	Y
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

Συνάρτηση εξόδου

$$Y(A,B,C) = \bar{A} \cdot \bar{B} \cdot \bar{C} + A \cdot B \cdot C$$

Κύκλωμα



Υλοποίηση συνδυαστικών κυκλωμάτων με αποκωδικοποιητές

Πχ2. Να σχεδιασθεί με τη βοήθεια ενός αποκωδικοποιητή και πυλών OR, το κύκλωμα ενός πλήρους αθροιστή με τρεις εισόδους A, B, C



A	B	C	S	K
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$S = \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C} + ABC$$

$$K = \bar{A}BC + A\bar{B}C + AB\bar{C} + ABC$$

$$S_{(ABC)} = \Sigma(1,2,4,7)$$

$$K_{(ABC)} = \Sigma(3,5,6,7)$$




Ολοκληρωμένα κυκλώματα αποκωδικοποιητών



IC- 74138 έχει:

- α) 3 εισόδους και 8 εξόδους.
- β) 3 επιπρόσθετες εισόδους που ενεργοποιούν τη λειτουργία του (enable inputs)
- γ) οι έξοδοι του είναι ενεργοί στο λογικό 0.

The 74LS138 is a 3-line-to-8-line decoder with the enable function. Its logic symbol and truth table are shown in Figure Q6. Design a 5 line-to-32-line decoder with the enable function, using four 74LS138 ICs and other logic gates.





Inputs						Output							
Enable			Select										
G2A	G2B	G1	C	B	A	0	1	2	3	4	5	6	7
1	X	X	X	X	X	1	1	1	1	1	1	1	1
X	1	X	X	X	X	1	1	1	1	1	1	1	1
X	X	0	X	X	X	1	1	1	1	1	1	1	1
0	0	1	0	0	0	0	1	1	1	1	1	1	1
0	0	1	0	0	1	1	0	1	1	1	1	1	1
0	0	1	0	1	0	1	1	0	1	1	1	1	1
0	0	1	0	1	1	1	1	0	1	1	1	1	1
0	0	1	1	0	0	1	1	1	1	0	1	1	1
0	0	1	1	0	1	1	1	1	1	1	0	1	1
0	0	1	1	1	0	1	1	1	1	1	1	0	1
0	0	1	1	1	1	1	1	1	1	1	1	1	0



Ολοκληρωμένα κυκλώματα αποκωδικοποιητών




IC- 74139 είναι dual 2x4 Αποκωδικοποιητής. Οι έξοδοι του είναι ενεργοί στο λογικό 0.

74x139 dual 2-to-4 decoder



Inputs			Outputs			
G_L	B	A	Y3_L	Y2_L	Y1_L	Y0_L
1	x	x	1	1	1	1
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1

Διασύνδεση Αποκωδικοποιητών



Διασύνδεση Αποκωδικοποιητών

